CPU 制作入门
第一章CPU制作的基础知识
Section titled “第一章CPU制作的基础知识”1.1 电路能够描述逻辑的理由
Section titled “1.1 电路能够描述逻辑的理由”正片开始🎬
晶体管：输入（基极）的电位为1（高于特定点位），集电极和发射极就回到同。一般集电极接正极，发射极接负极，电流从集电极流向发射极。可以说晶体管是通过基极电位操作开关电路的。
现在可以用电路实现 AND、OR、NOT了，而在布尔逻辑运算我们也知道任何布尔函数都能用它们的运算表达式表示。举个例子，加法（半加器：一位加一位，含进位）。
S = (A OR B) AND NOT (A AND B)C = A AND B可见用一系列电路描述组合逻辑，可对任意输入给出输出给定结果。描述这种组合逻辑的电路被称为组合逻辑电路。
1.2 为何能用基本逻辑电路实现 CPU
Section titled “1.2 为何能用基本逻辑电路实现 CPU”只有组合逻辑电路仍然没有存储功能，于是有了时序逻辑。
- 时序逻辑：根据当前的输入值和输出值决定最终输出值
用AND,OR和NOT可以描述各种真值表，但是前两者制造需要花费的晶体管更多，因此采用NAND,NOR和NOT。虽然只用NAND也可以，但是有NOR可以简化电路，同样也是节约材料和空间。很多目前CPU的基本元件是CMOS电路（由MOSFET元件组成的电路），在结构上更容易描述NAND和NOR。
一些时序逻辑电路查看FPGA-1。
组合逻辑电路和时序逻辑电路组合起来的电路被称为有限状态机（有限自动机），是 CPU 的基本形态。两个优点：
- 增加支持的运算种类
- 减小电路尺寸
用时钟信号激活。
1.3 CPU 的制造流程
Section titled “1.3 CPU 的制造流程”- 逻辑设计：逻辑电平的电路设计
- 物理设计：片上电路配置（布局图形）设计
- 光掩模生产
- 在硅晶片上印制电路
- 从硅晶片上分割芯片状电路
输入、输出、存储器、数据通路、控制通路
2.1 存储器
Section titled “2.1 存储器”| 存储器类型 | 关键技术 | 易失性/非易失性 |
|---|---|---|
| 寄存器 | DFF（时序逻辑电路） | 易失性 |
| 缓存 | SRAM（时序逻辑电路） | 易失性 |
| 主存 | DRAM（晶体管+电容） | 易失性 |
| 存储器 | HDD（磁性材料） | 非易失性 |
| SSD（NAND闪存） |
上电后，数据从主存->缓存->寄存器（离CPU从远到近）。
- 寄存器：一个寄存器有多少位就有多少个D触发器，RISC-V固定为32个寄存器，每个32位，因此能记忆1024位数据；个人电脑目前多用64位；32位和64位实现方法几乎相同。
- 主存：DRAM是典型，使用晶体管和电容器（根据电荷有无记录1位信息），它机构和使用时序逻辑的寄存器不同，本书视为相同。
寄存器每个地址32位，存储器每个地址8位（1个字节）。
2.2 基本处理流程
Section titled “2.2 基本处理流程”- 取指令 (instruction fetch, IF)，从存储器中读取指令
- 指令译码(instruction decode, ID)，从寄存器中读取所需数据
- 运算
- 访存(memory access, MEM)，从存储器中读取数据，将处理结果写入存储器
- 回写(write back, WB)，将运算结果或存储器加载数据写入寄存器
- IF：保存存储器指令地址的叫程序计数器(program counter, PC)，保存于CPU内寄存器中。RISC-V指令32位，每取指一条，PC+4（4个字节=32位）。此外还有一个PC专用寄存器，来实现不连续地址的分支指令和跳转指令等。
- ID：本书介绍的是 RISC-V 指令集，定义了几种模式。
- rs: 表示存放作为运算源的数据的寄存器编号（5位，正好32个）
- rd: 对于数据写入的目的寄存器编号（5位）
- imm: 立即数（缺点是寄存器可以存32位数，但立即数只有12位或更少）
- opcode: 区分模式；funct: 表示指令运算
RISC-V 将译码处理简化了，RISC 指令集（reduced instruction set computer，精简指令集）指令都是定长，可以直接译码；而 CISC 指令集（reduced instruction set computer，复杂指令集）是非定长。有的指令相同字段既是读取源，也是写入目标等情况，ARM处理器无法使用单一的译码电路来处理所有指令类型的寄存器字段。处理器必须为不同的指令类型实现多套译码逻辑，这导致了逻辑电路规模的增大。